近年來(lái)，可穿戴設(shè)備和便攜式電子產(chǎn)品迎來(lái)了爆發(fā)式增長(zhǎng)，并呈現(xiàn)輕薄化和功能多樣化的發(fā)展趨勢(shì)。這在給人們帶來(lái)更好的用戶體驗(yàn)和克服同質(zhì)化日趨嚴(yán)重問(wèn)題的同時(shí)，也給其內(nèi)部的電壓調(diào)節(jié)模塊（Voltage Regulator Module, VRM）帶來(lái)了前所未有的挑戰(zhàn)。

首先，電子產(chǎn)品的輕薄化和小型化使其內(nèi)部留給電池和其他元器件的空間越來(lái)越小，這就要求進(jìn)一步提高VRM的功率密度來(lái)節(jié)省更多空間；其次，電子產(chǎn)品日益增強(qiáng)的功能和不斷豐富的外擴(kuò)設(shè)備不僅要求VRM具有更強(qiáng)的功率處理能力，也需要其具有更高的工作效率以達(dá)到減少功耗和增強(qiáng)續(xù)航的目的；最后，保證VRM穩(wěn)定可靠的工作對(duì)電子產(chǎn)品的安全性問(wèn)題也至關(guān)重要。

考慮到功能多樣化和兼容性方面的問(wèn)題，目前消費(fèi)類電子產(chǎn)品中的VRM多采用負(fù)載點(diǎn)電源（Point of Load, PL）的形式來(lái)實(shí)現(xiàn)。其中，Buck型DC-DC變換器由于其電子器件少、控制方法簡(jiǎn)單等優(yōu)點(diǎn)得到了廣泛的應(yīng)用。圖1所示是一種典型的采用多相Buck并聯(lián)負(fù)載點(diǎn)VRM。

圖1 多相Buck并聯(lián)負(fù)載點(diǎn)VRM

從圖1中可以看出此類VRM主要由半導(dǎo)體器件和無(wú)源元件構(gòu)成，其中的電感是處理高頻功率的微電感，這一點(diǎn)不同于處理射頻信號(hào)的微電感。

功率電感的性能對(duì)VRM能否更好地應(yīng)對(duì)前面提到的各種挑戰(zhàn)起到了關(guān)鍵性的作用，具體體現(xiàn)在：

• ①構(gòu)成VRM的元器件中，無(wú)源元件占據(jù)了較大的體積，特別是Trench電容和金屬-絕緣體-金屬（Metal- Insulator-Metal, MIM）電容等電容小型化技術(shù)的逐漸成熟，更加使得減小電感的體積成為進(jìn)一步提升VRM功率密度的關(guān)鍵；
• ②較大體積的電感使得系統(tǒng)集成度較低，導(dǎo)致VRM與負(fù)載之間往往有較長(zhǎng)的連接線，這些連接線會(huì)帶來(lái)額外的電阻、電感等寄生參數(shù)，從而惡化VRM的動(dòng)態(tài)性能，這對(duì)頻繁切換工作狀態(tài)的處理器等負(fù)載有較大的影響；
• ③電感產(chǎn)生的損耗成為影響VRM效率和溫升的關(guān)鍵；
• ④隨著集成度的提高，電感與負(fù)載芯片之間的距離越來(lái)越近，電感自身及其引線帶來(lái)的磁場(chǎng)泄漏以及電磁干擾（Electromagnetic Interference, EMI）問(wèn)題也逐漸凸現(xiàn)出來(lái)，這直接關(guān)系著整個(gè)系統(tǒng)能否穩(wěn)定運(yùn)行；
• ⑤在電子產(chǎn)品功能日益增強(qiáng)的情況下，VRM需要處理更大的功率，因此電感的抗飽和能力也十分關(guān)鍵。

綜上，電感正成為限制VRM進(jìn)一步發(fā)展的瓶頸，使其難以滿足電子產(chǎn)品對(duì)其不斷提高的要求。此外，傳統(tǒng)制作射頻微電感的工藝，如厚膜和低溫共燒陶瓷（Low Temperature Co-fired Ceramics, LTCC）等也難以適用于高頻功率微電感的制備，為此，國(guó)際上著名信息通信技術(shù)（Information Com- munications Technology, ICT）龍頭企業(yè)率先聯(lián)合科研機(jī)構(gòu)開(kāi)展了相關(guān)研究，探索薄膜磁微電感技術(shù)，取得了一系列研究成果并進(jìn)行了樣機(jī)應(yīng)用。

本文從薄膜磁微電感技術(shù)的演進(jìn)過(guò)程入手，重點(diǎn)分析了薄膜磁性材料、加工工藝和微電感結(jié)構(gòu)三個(gè)片上電源用薄膜磁微電感優(yōu)化設(shè)計(jì)所涉及的基本要素及不同技術(shù)方案間的優(yōu)缺點(diǎn)。

結(jié)合目前薄膜磁微電感技術(shù)遇到的挑戰(zhàn)和業(yè)界需求，總結(jié)其發(fā)展趨勢(shì)，對(duì)這一目前國(guó)內(nèi)電力電子領(lǐng)域關(guān)注較少、但卻很有前景的研究領(lǐng)域做一個(gè)比較全面的介紹，為后續(xù)開(kāi)展更為深入的研究提供借鑒與參考。

1 片上電源用薄膜磁微電感的興起

電感技術(shù)的演進(jìn)是與VRM形態(tài)的迭代一起進(jìn)行的。臺(tái)達(dá)電子生產(chǎn)的傳統(tǒng)的采用分立式無(wú)源元件制成的電源模塊如圖2所示，通過(guò)將標(biāo)準(zhǔn)的分立式無(wú)源元件和芯片安裝在印制電路板（Printed Circuit Board, PCB）上制成。

此類VRM中多采用體積較大的插件電感和片式電感，限制了其在輕薄電子產(chǎn)品中的應(yīng)用，所以多用在功率較大和對(duì)體積要求不高的場(chǎng)合。

圖2 采用分立式無(wú)源元件制成的電源模塊

圖3所示是Micrel公司開(kāi)發(fā)的一款商用封裝電源（Power Supply in Package, PwrSiP）模塊的內(nèi)部結(jié)構(gòu)，通過(guò)將含有開(kāi)關(guān)管、驅(qū)動(dòng)電路和控制邏輯的芯片與電感等無(wú)源元件合封起來(lái)的形式來(lái)達(dá)到小型化的目的。

與傳統(tǒng)的由分立式無(wú)源元件和芯片制成的VRM不同，PwrSiP模塊中多采用體積更小的LTCC電感、PCB繞組電感和硅基電感等多種工藝形式的電感。即便如此，從圖3中看出采用LTCC工藝制成的貼片電感仍然占據(jù)了整個(gè)PwrSiP體積的一半左右。

圖3 封裝電源模塊

相對(duì)于PwrSiP模塊，更進(jìn)一步的做法是將無(wú)源元件和開(kāi)關(guān)管、驅(qū)動(dòng)電路、控制邏輯等集成到同一硅基片上，形成PwrSoC模塊，以追求更好的體積和性能。

目前PwrSoC中應(yīng)用的電感主要分為空心微電感和硅基薄膜磁微電感兩類。空心微電感具有制作工藝簡(jiǎn)單、成本低、良品率高等優(yōu)點(diǎn)，但也存在電感量密度過(guò)低和周圍磁場(chǎng)泄漏較為嚴(yán)重的問(wèn)題，因此它不僅需要較大的體積來(lái)維持特定電感量，還需要與芯片之間留有適當(dāng)?shù)木嚯x來(lái)避免干擾，這無(wú)疑增大了PwrSoC的體積并且會(huì)影響其動(dòng)態(tài)性能。

圖4所示是Intel的Gardner等設(shè)計(jì)的集成于PwrSoC中的薄膜磁微電感局部截面圖。從圖中可以看出，通過(guò)后CMOS工藝將薄膜磁微電感與半導(dǎo)體元件直接集成到同一個(gè)硅基片上的做法，不僅有效地減小了電源模塊的體積，還使得元件之間的距離變短，從而減弱了引線帶來(lái)的寄生參數(shù)的影響。此外，引入的磁性薄膜在提升電感量的同時(shí)，還將與其他元件隔絕開(kāi)來(lái)，保障了系統(tǒng)的穩(wěn)定運(yùn)行。

圖4 集成在PwrSoC中的微電感截面圖

綜上，隨著工作頻率和工藝能力的提升，電感實(shí)現(xiàn)了從傳統(tǒng)繞線式插件電感，到LTCC片式電感，再到PCB基電感和硅基薄膜電感的演變。得益于此，電子產(chǎn)品采用VRM功率密度才能不斷提升，實(shí)現(xiàn)從分立式電源模塊到PwrSoC的跨越，從而使其更好地滿足電子產(chǎn)品輕薄化和功能多樣化的發(fā)展需求。

Intel和IBM等ICT巨頭看到了這一技術(shù)的發(fā)展趨勢(shì)及應(yīng)用潛力，從20世紀(jì)90年代開(kāi)始陸續(xù)開(kāi)展了較為完善的PwrSoC采用薄膜磁微電感的研究，其研究范圍涵蓋了磁性薄膜材料、電感損耗分析、電感的理論與仿真模型、電感抗飽和能力以及多相耦合電感在電路中的應(yīng)用等方面，最終將集成有薄膜磁微電感的PwrSoC系統(tǒng)在自家的處理器實(shí)驗(yàn)平臺(tái)上進(jìn)行了驗(yàn)證。

在業(yè)界的推動(dòng)下，國(guó)外高校和研究機(jī)構(gòu)也在薄膜磁微電感領(lǐng)域有著較深入的探索。其中，斯坦福大學(xué)的相關(guān)學(xué)者研究了磁性薄膜各向異性特性和退磁因子對(duì)螺線管型微電感性能的影響；達(dá)特茅斯學(xué)院的研究人員探討了納米顆粒軟磁薄膜應(yīng)用在薄膜磁微電感中的可能性，并提出一種具有小直流電阻的V槽型微電感；亞利桑那大學(xué)學(xué)者們的研究主要注重薄膜磁微電感高頻性能的提升；哥倫比亞大學(xué)聯(lián)合Ferric公司提出了一種改進(jìn)的環(huán)形微電感方案；愛(ài)爾蘭Tyndall研究院在薄膜磁微電感的設(shè)計(jì)、制備、優(yōu)化和與PwrSoC集成等方面均有較深入的研究；此外，佛羅里達(dá)大學(xué)和佐治亞理工大學(xué)的相關(guān)學(xué)者也在該領(lǐng)域有所涉獵。

國(guó)內(nèi)方面，清華大學(xué)、上海交通大學(xué)和華中科技大學(xué)等高校的相關(guān)學(xué)者在射頻薄膜磁微電感的設(shè)計(jì)、制備、建模和測(cè)試等方面深耕多年且成果顯著，對(duì)薄膜磁微電感在工作頻率相對(duì)較低但處理功率相對(duì)較大的PwrSoC中的應(yīng)用具有很強(qiáng)的參考價(jià)值；蘭州大學(xué)、廈門大學(xué)和電子科技大學(xué)的相關(guān)學(xué)者近年來(lái)在FeCo基高頻薄膜磁微電感的制備、優(yōu)化和測(cè)試，特別是磁性薄膜材料屬性對(duì)微電感性能的影響等方面進(jìn)行了深入研究；廣東工業(yè)大學(xué)的相關(guān)學(xué)者重點(diǎn)研究了Co基軟磁薄膜的特性并對(duì)用其所制備的電感進(jìn)行了仿真分析；青島大學(xué)相關(guān)學(xué)者的工作主要針對(duì)應(yīng)用于高頻薄膜磁微電感中的Fe基和FeCo基軟磁薄膜特性分析。

企業(yè)方面，作為Enpirion公司早年在大陸的代工廠，江陰長(zhǎng)電先進(jìn)封裝有限公司在薄膜磁微電感的制備方面積累了較為豐富的經(jīng)驗(yàn)并進(jìn)行了相關(guān)專利布局；作為國(guó)內(nèi)ICT行業(yè)領(lǐng)軍企業(yè)，華為技術(shù)有限公司受終端產(chǎn)品輕薄化和小型化的驅(qū)動(dòng)，對(duì)PwrSoC用高頻薄膜磁微電感的也表現(xiàn)出了強(qiáng)大興趣，并進(jìn)行了相關(guān)研究。

總之，在PwrSoC用高頻薄膜磁微電感領(lǐng)域，國(guó)內(nèi)研究成果距國(guó)外先進(jìn)水平還有一定差距，但相信隨著專家學(xué)者們的不懈努力和越來(lái)越多研究人員的加入，這個(gè)差距會(huì)越來(lái)越小。

隨著工作頻率的提高和尺寸的減小，在微尺度下，薄膜磁微電感在設(shè)計(jì)與優(yōu)化過(guò)程中體現(xiàn)了一些與傳統(tǒng)塊材電感不同的特點(diǎn)。目前來(lái)看，磁性薄膜材料、制作工藝和電感結(jié)構(gòu)是決定片上電源用薄膜磁微電感性能的三個(gè)基本要素。

2 磁性薄膜材料及制作工藝

薄膜磁微電感的主體結(jié)構(gòu)由銅繞組和磁性薄膜兩部分構(gòu)成，其中，繞組通常采用時(shí)間成本較低的電鍍工藝制作。而磁性薄膜所適用的制作工藝不僅與其固有屬性電阻率的高低有關(guān)，反過(guò)來(lái)也會(huì)極大地影響其除了電阻率和飽和磁感應(yīng)強(qiáng)度之外的其他屬性。因此，薄膜磁微電感的磁性薄膜材料和其制作工藝這兩個(gè)要素之間是相互影響的，屬于強(qiáng)耦合的關(guān)系。

2.1 磁性薄膜材料

軟磁材料通常用在電感和變壓器中來(lái)達(dá)到提高電感量或增大一次、二次側(cè)耦合系數(shù)的目的，PwrSoC在薄膜磁微電感中，還起到減小磁場(chǎng)泄漏進(jìn)而改善EMI問(wèn)題的重要作用。

軟磁材料按材料屬性主要分為金屬軟磁材料、鐵氧體軟磁材料和非晶、納米晶軟磁材料三類。其中鐵氧體軟磁材料以Mn-Zn系、Ni-Zn系和Mg-Zn系為代表，該類軟磁材料具有較高的電阻率，可以有效減小高頻下的渦流效應(yīng)，但是由于其飽和磁感應(yīng)強(qiáng)度較低，因此一般不適用于10MHz以上的頻段。

金屬軟磁薄膜和非晶、納米晶軟磁薄膜在PwrSoC采用薄膜微電感中都有應(yīng)用，特別是非晶、納米晶軟磁薄膜具有初始磁導(dǎo)率高、飽和磁感應(yīng)強(qiáng)度大和電阻率相對(duì)高等優(yōu)點(diǎn)，具有廣闊的應(yīng)用前景。此外也有學(xué)者嘗試在硅基薄膜電感中使用其他不同的磁性材料以期達(dá)到較好的效果，如高頻納米軟磁顆粒膜等。

軟磁薄膜材料的種類紛繁復(fù)雜，選用的原則主要考慮以下幾個(gè)方面的特性：

（1）相對(duì)磁導(dǎo)率μr

磁導(dǎo)率高無(wú)疑是電感磁心的主要特性，對(duì)電感量密度有重要影響，但對(duì)于應(yīng)用在高頻薄膜磁微電感中的薄膜導(dǎo)磁材料而言，除了具有較高的相對(duì)磁導(dǎo)率，還必須表現(xiàn)出很好的頻率穩(wěn)定性，即在高頻下相對(duì)磁導(dǎo)率不能下降太多。這樣才能保證微電感在高頻下具有較大的電感量和優(yōu)異的性能。

（2）電阻率

電阻率和相對(duì)磁導(dǎo)率共同決定了磁性薄膜在某一頻率下的趨膚深度和渦流損耗。但對(duì)于磁性材料而言，磁導(dǎo)率高的材料往往電阻率小，較低的電阻率除了會(huì)在磁性薄膜中引起較大的渦流損耗外，由于渦流的去磁效應(yīng)，還會(huì)使得磁性薄膜在高頻下的等效磁導(dǎo)率變低。因此目前一般都采用將磁性薄膜分層的方法來(lái)降低高導(dǎo)磁材料的渦流效應(yīng)，但在結(jié)構(gòu)設(shè)計(jì)上，還要注意盡量避免磁通方向與磁性薄膜平面相垂直，這一特點(diǎn)也增加了電感的設(shè)計(jì)和制作難度。此外，較低的電阻率也會(huì)帶來(lái)較大的寄生電容，影響電感的高頻性能。

（3）磁矯頑力Hc

與傳統(tǒng)磁性塊材一樣，希望磁性薄膜具有較低的磁矯頑力以減小磁滯損耗，這點(diǎn)對(duì)于工作在高頻狀態(tài)下的微電感來(lái)說(shuō)就顯得更為重要。

（4）飽和磁感應(yīng)強(qiáng)度Bs

提高磁性薄膜的飽和磁感應(yīng)強(qiáng)度可以使微電感具有更大的載流能力。一般情況下，較高的飽和磁感應(yīng)強(qiáng)度也對(duì)應(yīng)著較大的相對(duì)磁導(dǎo)率和自然共振頻率。

（5）磁各向異性場(chǎng)Hk

磁各向異性場(chǎng)是磁性薄膜材料區(qū)別于傳統(tǒng)磁性塊材的一個(gè)重要屬性，可分為形狀各向異性、磁晶各向異性和磁致伸縮各向異性等。大的磁各向異性場(chǎng)不僅能提高微電感的帶載能力，也是電感在高頻下穩(wěn)定工作的保證，因此充分利用磁性薄膜在難軸方向的特性也是電感結(jié)構(gòu)設(shè)計(jì)和制作的關(guān)鍵。

（6）自然共振頻率fr

薄膜磁性材料在自然共振頻率處相對(duì)磁導(dǎo)率的實(shí)部為0，能量幾乎全部被吸收，利用這個(gè)特點(diǎn)可制作射頻濾波器，但這點(diǎn)卻是功率變換器電路中不希望出現(xiàn)的。根據(jù)式（1）可知，薄膜磁性材料的自然共振頻率與磁各向異性場(chǎng)呈正相關(guān)。

（1）

式中，◆為旋磁比；Nd為退磁因子；Ms為飽和磁化強(qiáng)度；μ0為真空磁導(dǎo)率。

（7）磁致伸縮系數(shù)

磁致伸縮是指鐵磁體在被外磁場(chǎng)磁化時(shí)，其體積和長(zhǎng)度發(fā)生變化的現(xiàn)象。這一特性關(guān)系到磁性薄膜與其他材料接觸時(shí)所產(chǎn)生的結(jié)合力及片上系統(tǒng)的可靠和穩(wěn)定性問(wèn)題，由于絕對(duì)伸縮量與薄膜尺寸有關(guān)，因此會(huì)限制磁性薄膜的形狀、厚度等。同時(shí)，與其他材料接觸時(shí)磁性薄膜的磁致伸縮效應(yīng)所產(chǎn)生的應(yīng)力也會(huì)反過(guò)來(lái)對(duì)磁性薄膜的電磁特性產(chǎn)生很大的影響。磁致伸縮系數(shù)的表達(dá)式為

（2）

式中，LH為磁性薄膜在外磁場(chǎng)作用下伸長(zhǎng)（或縮短）后的長(zhǎng)度；LO為原來(lái)的長(zhǎng)度。

影響磁性薄膜性能的因素很多且互相關(guān)聯(lián)。比如，具有較高磁導(dǎo)率的磁性材料一般飽和磁感應(yīng)強(qiáng)度都比較小，較大的磁各向異性場(chǎng)和較高的相對(duì)磁導(dǎo)率不可兼得，因此根據(jù)不同的需求選取具有合適屬性的磁性薄膜材料是重要且復(fù)雜的工作。

2.2 磁膜制作工藝

經(jīng)過(guò)近幾十年的探索和發(fā)展，人們已經(jīng)開(kāi)發(fā)出一系列成熟且能制備出優(yōu)良性能磁性薄膜的技術(shù)。但對(duì)于片上電源用薄膜微電感的制作而言，只保證磁性薄膜材料本身具有優(yōu)良的性能是遠(yuǎn)遠(yuǎn)不夠的，還必須考慮制作薄膜磁微電感時(shí)薄膜制備技術(shù)與硅基微機(jī)電系統(tǒng)（Micro-Electro-Mechanical System, MEMS）的工藝兼容性、制造成本以及良品率等問(wèn)題。

比如，以采用很多工藝方法來(lái)制作出具有固定難軸指向的磁性薄膜，但在微電感中如果要求磁性薄膜在不同位置有不同的難軸指向性，則制作工藝就存在許多值得注意的問(wèn)題，因此需要在設(shè)計(jì)上兼顧兩者。

（1）絲網(wǎng)印刷法

絲網(wǎng)印刷法是一種起源較早且技術(shù)較為成熟的薄膜制備方法，非常適用于加工高電阻率的磁性材料，具有工藝相對(duì)簡(jiǎn)單和加工速率快等優(yōu)點(diǎn)。但是，絲網(wǎng)印刷法需要采用高溫退火實(shí)現(xiàn)磁材料的鐵磁相，從而導(dǎo)致該方法與硅基MEMS兼容性較差，限制了該技術(shù)在硅基薄膜電感中的應(yīng)用。

（2）磁控濺射法

磁控濺射法本質(zhì)上是屬于物理氣相沉積（Physical Vapor Deposition, PVD）的一種，其最大的優(yōu)勢(shì)在于制備材料適用性廣，可以制備包括合金和電阻率在100～1 000◆◆?cm范圍內(nèi)的金屬氧化物磁性薄膜。除此之外，磁控濺射法另外一個(gè)顯著的優(yōu)點(diǎn)是其制作過(guò)程與低溫CMOS工藝相兼容，因此，近30年來(lái)磁控濺射法被廣泛應(yīng)用于硅基薄膜微電感磁性薄膜的制備，成為該領(lǐng)域最受歡迎的技術(shù)之一。

當(dāng)然，磁控濺射法也有其固有缺陷，那就是在制備較厚的薄膜時(shí)，濺射過(guò)程緩慢且成本較高，但其仍是制備厚度為幾百納米的分層磁性薄膜的不二選擇。

（3）電沉積法

電沉積法又稱電鍍法，具有設(shè)備簡(jiǎn)單和與低溫CMOS工藝相兼容的優(yōu)點(diǎn)。并且相對(duì)于磁控濺射法而言，其制備磁性薄膜的速率更快，時(shí)間成本更低。目前，最常用的電沉積磁性材料為坡莫合金，制備出的磁心層具有相對(duì)較高的磁導(dǎo)率、較小的磁滯損耗和較低的磁致伸縮系數(shù)等優(yōu)良軟磁特性。

目前，該技術(shù)的最大缺陷是只能電鍍金屬材料，面對(duì)電導(dǎo)率較低的材料則無(wú)能為力。此外，因?yàn)殡姵练e法制備磁性薄膜時(shí)需要預(yù)先做好種子層，所以當(dāng)涉及多層磁性薄膜的制備時(shí)，這種方法就顯得費(fèi)時(shí)費(fèi)力，但也有學(xué)者進(jìn)行了一些嘗試以期改變這一情況。

除了上面所列三種常用的磁性薄膜制備方法外，國(guó)內(nèi)外研究學(xué)者們也進(jìn)行了一些其他的嘗試，如脈沖激光沉積法（Pulsed Laser Deposition, PLD）、真空蒸鍍法、化學(xué)氣相沉積法（Chemical Vapor Deposition, CVD）等，但都由于存在一些缺陷而沒(méi)有得到廣泛的應(yīng)用，這里不再贅述。

表1列出了幾種在常用工藝條件下制作出來(lái)的磁性薄膜的屬性，這里需要說(shuō)明的是，僅僅靠表1中給出的材料種類、加工工藝等條件不能唯一確定所制作出的磁性薄膜屬性。薄膜材料的屬性還與形狀、絕緣介質(zhì)的材料以及加工時(shí)的氣壓、濺射功率等一系列因素有關(guān)，不一而足。

表1 磁性薄膜屬性

3 電感結(jié)構(gòu)

目前硅基薄膜磁微電感一般采用自下而上、逐層遞增的制作方法，在薄膜材料和制作工藝受限的情況下，電感結(jié)構(gòu)的優(yōu)化就顯得尤為重要。根據(jù)磁性薄膜和繞組的不同組合方式，高頻薄膜磁微電感結(jié)構(gòu)可以大致分為磁包銅（Magnet and Copper and Magnet, MCM）電感和銅包磁（Copper and Magnet and Copper, CMC）電感兩類。

3.1 MCM電感

MCM電感顧名思義就是大體上呈現(xiàn)銅繞組被磁心所包裹的結(jié)構(gòu)。

（1）平面螺旋形微電感

圖5所示是Enpirion公司2012年提出的一種工作在20MHz的PwrSoC中的平面螺旋形微電感的結(jié)構(gòu)。

圖5 平面螺旋形微電感

正常工作時(shí)，該電感在2.4mm◆2.4mm的面積下可以實(shí)現(xiàn)55nH的電感量和500m◆交流電阻，其直流電阻為100m◆。實(shí)際上，該電感磁性薄膜的制作是在硅基上完成的，而繞組的制作還是采用PCB工藝。這種形式的微電感可以看成是通過(guò)在一個(gè)空心的螺旋電感上下兩側(cè)或其中一側(cè)加上磁膜，達(dá)到控制EMI泄漏和提高電感密度的目的。

但其存在的一個(gè)缺點(diǎn)是不能很好地利用磁性薄膜的各向異性，導(dǎo)致?lián)p耗偏大，很難應(yīng)用于30MHz以上的工作場(chǎng)景，如Li Jiping等在2017年提出的兩側(cè)加磁膜的平面螺旋形微電感的工作頻率只有6MHz。

（2）跑道形微電感

跑道形微電感能夠很好地利用磁膜的各向異性，使電感工作時(shí)磁場(chǎng)基本沿著磁膜的難軸取向。這樣就可以減小高頻損耗，并且改善電感的飽和特性。愛(ài)爾蘭Tyndall研究院、IBM和Dartmouth的Sullivan教授團(tuán)隊(duì)等對(duì)該類型電感進(jìn)行了一系列分析實(shí)驗(yàn)。

圖6a所示是Tyndall研究院的Wang Ningning等于2008年設(shè)計(jì)的一個(gè)跑道形薄膜微電感，因體積較大，該電感在20MHz情況下可達(dá)到440nH的電感量，但其直流電阻也有500m◆，且由于寄生電容較大，自諧振頻率偏低，只有130MHz。

圖6b和圖6c所示是亞利桑那大學(xué)的Wu Hao等對(duì)跑道形微電感進(jìn)行的改良方案，通過(guò)采取對(duì)磁性薄膜整體或者在磁過(guò)孔位置進(jìn)行打斷的方法來(lái)提高電感的高頻特性。通過(guò)實(shí)驗(yàn)結(jié)果來(lái)看，改良后的方案在500MHz以后的頻段Q值有明顯的提升，但在300MHz以下頻段的Q值相對(duì)于原有技術(shù)略有下降。此外Pavlovic Z. 等在2015年還提出了采用多層鍍銅技術(shù)實(shí)現(xiàn)兩相耦合跑道形微電感的方案。

圖6a 跑道形微電感傳統(tǒng)結(jié)構(gòu)

圖6b 跑道形微電感磁膜過(guò)孔位置打斷方案

圖6c 跑道形微電感磁膜整體打斷方案

（3）帶狀線形微電感

圖7所示是帶狀線形電感的基本結(jié)構(gòu)，與跑道形微電感不同的是，磁膜包裹的繞組只有一匝。帶狀線形電感的優(yōu)點(diǎn)是結(jié)構(gòu)相對(duì)簡(jiǎn)單，易于實(shí)現(xiàn)多路耦合，同樣可利用磁膜的各向異性，并且具有較小的直流電阻。

圖7 帶狀線形微電感

為了進(jìn)一步提高電感的載流能力，減小直流電阻，Yao Di等于2013年提出了如圖8所示的V槽型薄膜磁微電感，通過(guò)這種方式制作出來(lái)的電感據(jù)稱可以在10～100MHz范圍內(nèi)實(shí)現(xiàn)3.4nH的電感量，并且直流電阻僅為3.83m◆。

圖8 V槽型微電感

為了增大微電感的飽和電流，提高能量密度，2011年，美國(guó)Intel公司Patrick R. Morrow等提出了一種兩相反向耦合的帶狀線形微電感，結(jié)構(gòu)如圖9所示。在100MHz下，可以達(dá)到0.9的耦合系數(shù)，明顯提升電感帶載能力。實(shí)際上，圖9中所示微電感的上部拱形部分多層磁膜的制作難度非常大，Intel能制作出如此規(guī)則的形狀，也充分說(shuō)明了其具有強(qiáng)大的工藝能力。

圖9 兩相耦合帶狀線形微電感

此外，IBM的Noah Sturcken等也進(jìn)行了四相耦合帶狀線形微電感的研究，其中，在保證每相直流電阻270m◆的情況下達(dá)到了12.5nH的自感量，并在隨后的工作中對(duì)耦合帶狀線形微電感的抗飽和能力進(jìn)行了較為詳細(xì)的分析。

3.2 CMC電感

與MCM電感相反，CMC電感具有銅繞組繞著磁心旋轉(zhuǎn)的特點(diǎn)，與平時(shí)常見(jiàn)的傳統(tǒng)功率電感結(jié)構(gòu)相類似。CMC電感一個(gè)共有的缺點(diǎn)是直流電阻偏大，它們大致又可分為如下幾類：

（1）螺線管形微電感

圖10所示是Intel和Stanford大學(xué)于2008年共同提出的一種螺線管形微電感結(jié)構(gòu)，采用這種結(jié)構(gòu)的電感，在面積小于1mm2，直流電阻小于1◆的情況下實(shí)現(xiàn)了70nH的電感量。這種結(jié)構(gòu)的電感有一個(gè)優(yōu)點(diǎn)是它可以利用磁膜的各向異性特性，適用于更高的頻率。同時(shí)因?yàn)榫哂虚_(kāi)放磁心，所以電感的抗飽和能力較強(qiáng)，但同時(shí)也帶來(lái)了電感密度較低的問(wèn)題。

圖10 螺線管形微電感

（2）環(huán)形微電感

為了改善開(kāi)放磁心帶來(lái)的電感密度偏小的問(wèn)題，有學(xué)者提出了如圖11a所示的環(huán)形微電感，但測(cè)量后發(fā)現(xiàn)結(jié)果并不像想象中提升得那么大。Li Liangliang等提出的理論分析指出，由于閉合的磁性薄膜存在各向異性問(wèn)題，其真實(shí)情況是與圖11b等效，如此便很好地解釋了為什么閉合磁心對(duì)電感性能提升較小這一現(xiàn)象。

圖11 環(huán)形微電感

為了克服上面提到的不能很好地利用磁膜各向異性的問(wèn)題，F(xiàn)erric聯(lián)合哥倫比亞大學(xué)等研究機(jī)構(gòu)于2013年提出了一種優(yōu)化方案。在如圖12a所示四相環(huán)形微電感中，采用如圖12b所示的改變每10層磁性薄膜的難軸方向以使其相互垂直的方法來(lái)改善磁心總體性能。

經(jīng)過(guò)實(shí)驗(yàn)驗(yàn)證，該方法實(shí)現(xiàn)了在100MHz下7.4nH的自感感量，是對(duì)應(yīng)尺寸空心電感的65倍，但依然擺脫不了CMC電感的共有缺點(diǎn)，其每相電阻達(dá)到了480m◆?。

圖12 改進(jìn)的環(huán)形微電感

在積累了豐富的經(jīng)驗(yàn)以后，F(xiàn)erric公司于2018年再次提出了如圖13所示的磁性薄膜具有徑向各向異性特性的環(huán)形微電感。利用感生各向異性原理，在磁性薄膜退火時(shí)通過(guò)其底部的環(huán)形線圈提供的磁場(chǎng)將磁膜的徑向方向誘導(dǎo)為易軸，則電感工作時(shí)繞組產(chǎn)生的磁通就會(huì)沿著磁膜的難軸方向流通，從而起到提升電感性能的目的。

實(shí)驗(yàn)結(jié)果表明，相對(duì)于傳統(tǒng)方法制作的電感，圖13所示方法獲得的電感在電感量上有8.8倍的提升，電感面密度可以達(dá)到33.4nH/mm2，電感量與直流電阻的峰值比可以達(dá)到348nH/◆，并且這一數(shù)值可通過(guò)對(duì)電感結(jié)構(gòu)和感應(yīng)線圈的優(yōu)化得到進(jìn)一步提升。

圖13 具有徑向各向異性的環(huán)形微電感

各種結(jié)構(gòu)的薄膜磁微電感的優(yōu)缺點(diǎn)比較見(jiàn)表2。從表2中可以看出，不同結(jié)構(gòu)的微電感性能各有優(yōu)劣，沒(méi)有一種盡善盡美的技術(shù)方案。因此，根據(jù)實(shí)際工況需要，綜合考慮薄膜磁性材料、加工工藝和電感結(jié)構(gòu)這三個(gè)基本要素并進(jìn)行針對(duì)性的優(yōu)化才是薄膜磁微電感設(shè)計(jì)的關(guān)鍵。

表2 不同結(jié)構(gòu)微電感優(yōu)缺點(diǎn)

圖14列出國(guó)內(nèi)外的研究學(xué)者所優(yōu)化制作出的薄膜磁微電感在相應(yīng)工作頻率點(diǎn)的品質(zhì)因數(shù)值以供參考，采用品質(zhì)因數(shù)作為性能評(píng)判指標(biāo)是因?yàn)槠湎鄬?duì)于感量密度可以將電感高頻損耗考慮進(jìn)去，更能反映微電感真實(shí)工作時(shí)的表現(xiàn)。圖14是根據(jù)磁性薄膜材料、加工工藝和電感結(jié)構(gòu)進(jìn)行的分類，需要說(shuō)明的是，圖中在高頻時(shí)具有較高品質(zhì)因數(shù)的電感一般具有較大的面積。

圖14 薄膜磁微電感高頻特性比較

4 發(fā)展與展望

近30年來(lái)，PwrSoC用薄膜磁微電感技術(shù)得到了廣泛的研究，但大多數(shù)成果還處在實(shí)驗(yàn)室階段，且有所不足。致力于對(duì)業(yè)界特定需求的滿足和現(xiàn)存問(wèn)題的解決，薄膜磁微電感技術(shù)的發(fā)展趨勢(shì)主要體現(xiàn)在以下幾個(gè)方面。

4.1 更高的工作頻率

一直以來(lái)，隨著工作頻率的提高，無(wú)源元件的體積逐漸減小，從而使電力電子裝置的小型化成為可能，薄膜磁微電感相比于PwrSoC就是這一進(jìn)程的具體體現(xiàn)，且還將進(jìn)一步發(fā)展下去。特別是在寬禁帶半導(dǎo)體器件技術(shù)日漸成熟的今天，電感正成為阻礙電力電子裝置頻率進(jìn)一步提高的瓶頸。

對(duì)于薄膜磁微電感而言，想要提升工作頻率以獲取更小的體積，需要面對(duì)以下幾方面的問(wèn)題：

• 首先是高頻損耗問(wèn)題，磁性薄膜的分層結(jié)構(gòu)可在一定程度上減小高頻損耗，繞組同樣可以采用此種方法，類似于繞線式磁性元件的多股絞線結(jié)構(gòu)，但在分層結(jié)構(gòu)和逐層制作工藝基礎(chǔ)上如何設(shè)計(jì)和實(shí)現(xiàn)兼顧大的導(dǎo)電面積以降低直流功率電流損耗和小的截面積以降低高頻紋波電流損耗，是目前面臨的主要挑戰(zhàn)；
• 其次更高頻下的電感分布參數(shù)影響更加嚴(yán)重，隨著頻率的提高這些分布參數(shù)不能忽略，設(shè)計(jì)時(shí)需要綜合考慮甚至可以加以利用；
• 最后，當(dāng)電感的工作頻率逐漸升高到材料的自然共振頻率附近時(shí)，磁性薄膜材料的損耗會(huì)急劇變大而相對(duì)磁導(dǎo)率會(huì)減小，因此要避免這種情況發(fā)生。

4.2 性能更加優(yōu)良的磁性薄膜材料

軟磁材料的發(fā)展一直以來(lái)都在電感進(jìn)化過(guò)程中扮演著重要角色，這點(diǎn)在高頻薄膜磁微電感中尤為突出：在微尺度下，磁各向異性、鐵磁共振頻率、磁致伸縮系數(shù)等特性的重要性開(kāi)始凸顯出來(lái)并需要特別注意；而且，在利用磁膜分層減小高頻渦流效應(yīng)的同時(shí)，還需要考慮由量子力學(xué)效應(yīng)引起的磁膜厚度變化對(duì)磁膜屬性的影響。實(shí)際上，薄膜磁性材料的優(yōu)化之路從未停止過(guò)，但至今還未發(fā)現(xiàn)一種各方面性能均令人滿意的材料。

磁性薄膜材料技術(shù)可能的改進(jìn)從以下幾個(gè)方面考慮：

• ①尋求某一特性特別突出的材料以應(yīng)用在特定工況下，如電阻率大的材料適用于頻率較高的場(chǎng)合或?qū)柡痛鸥袘?yīng)強(qiáng)度高的材料應(yīng)用在大負(fù)載的場(chǎng)合等；
• ②復(fù)合材料：如將兩種現(xiàn)有材料做成靶材一起濺射成膜以期整合兩種材料的優(yōu)點(diǎn)，或者在薄膜磁電感的不同位置采用不同的材料從而提升電感性能，如在MCM電感內(nèi)層和磁過(guò)孔這種易飽和的位置采用高飽和磁感應(yīng)強(qiáng)度而低磁導(dǎo)率的材料，其他位置反之；
• ③繼續(xù)尋找各方面性能優(yōu)良的薄膜材料，這自然是最優(yōu)解決方案。非晶、納米晶這種性能較為均衡的材料的出現(xiàn)也為薄膜磁微電感提供了較好的材料基礎(chǔ)。

4.3 加工工藝的優(yōu)化與創(chuàng)新

目前而言，薄膜磁微電感的工藝能力還有待提升：磁性薄膜的不平整度問(wèn)題依然存在，特別是當(dāng)磁膜處在中間層或上層的時(shí)候，這會(huì)引起磁導(dǎo)率偏低等問(wèn)題；傳統(tǒng)方法制作出的繞組厚度一般很難超過(guò)25◆m，且繞組間距不能太窄，這無(wú)疑增大了微電感的直流電阻。

除了對(duì)現(xiàn)有工藝進(jìn)行不斷優(yōu)化以解決上述問(wèn)題外，探索新技術(shù)以謀求突破也是一種嘗試，如采用深硅刻蝕工藝就能很好地解決傳統(tǒng)工藝對(duì)繞組厚度限制的問(wèn)題。此外，良品率和制造成本是一個(gè)產(chǎn)品能否量產(chǎn)的關(guān)鍵，正因?yàn)槿绱?，結(jié)構(gòu)較為簡(jiǎn)單的CMC電感受到越來(lái)越多的青睞，所以只有加工工藝的進(jìn)一步發(fā)展，才能加快薄膜磁微電感的商用進(jìn)程。

4.4 深度集成化

首先，傳統(tǒng)磁元件集成（Magnetic Integration, MI）技術(shù)的成功應(yīng)用可完全被片上薄膜磁微電感借鑒，如采用將電感和變壓器集成的方式來(lái)減小體積和損耗，采用耦合電感的方式來(lái)實(shí)現(xiàn)精細(xì)化供電中各相間的均流問(wèn)題等；另外，與目前普遍采用的單獨(dú)制作各主要器件再?gòu)慕Y(jié)構(gòu)上組合到一起的方法不同，在一個(gè)硅基片上直接“生長(zhǎng)”出一個(gè)PwrSoC的方式可以節(jié)約更多的體積和時(shí)間成本，是未來(lái)的發(fā)展趨勢(shì)。

上升到系統(tǒng)層面，3D堆疊POP（package on package）封裝和硅通孔（Through Silicon Vias, TSV）技術(shù)的演進(jìn)使得VRM直接集成到負(fù)載芯片內(nèi)部成為可能，這不僅可以縮短兩者之間的距離，提高動(dòng)態(tài)性能，還可以實(shí)現(xiàn)不同負(fù)載核心間分時(shí)供電以達(dá)到降低損耗的目的，不過(guò)這需要首先解決不同工藝制備過(guò)程的兼容性以及散熱問(wèn)題，目前來(lái)看還需要較長(zhǎng)時(shí)間才能實(shí)現(xiàn)。

4.5 精確測(cè)量技術(shù)

電磁特性和損耗特性測(cè)量在薄膜磁微電感的設(shè)計(jì)與優(yōu)化過(guò)程中扮演著重要角色，是有效評(píng)估設(shè)計(jì)和工藝可行性并且對(duì)其不斷改進(jìn)的前提，主要包括磁性薄膜材料本身特性的測(cè)量以及電感元件特性的測(cè)量。如果只依賴于含有微電感的整個(gè)PwrSoC系統(tǒng)制成后的總體效率評(píng)估，不僅成本高、周期長(zhǎng)，也難以有針對(duì)性地對(duì)電感設(shè)計(jì)和制作本身的問(wèn)題做深入的測(cè)試分析對(duì)比以及對(duì)理論計(jì)算或仿真模型的實(shí)驗(yàn)驗(yàn)證。

在磁性薄膜材料特性的精確測(cè)量方面，目前常用的測(cè)量方法和相應(yīng)儀器更注重磁膜在射頻頻段且小信號(hào)下的特性，而在高頻段功率下的測(cè)量方法和儀器及其精度都有待改進(jìn)和提升。此外，由于實(shí)際應(yīng)用于微電感中的磁膜尺寸太小，其屬性不能直接測(cè)量，需要從圖形化后整片磁膜的測(cè)量結(jié)果轉(zhuǎn)化而來(lái)，這一過(guò)程中引入的誤差還需要進(jìn)一步分析。再者，類似MCM電感上部弧形磁膜這種異形磁膜特性的準(zhǔn)確測(cè)量也是一個(gè)亟待解決的重要課題。

其次，頻率的升高會(huì)為電感測(cè)試系統(tǒng)的分布參數(shù)帶來(lái)更為嚴(yán)重的測(cè)試誤差，因此對(duì)于本身電感量就很小的微電感而言，準(zhǔn)確的解嵌和誤差消除工作將是必不可少的，特別是將來(lái)結(jié)構(gòu)更為復(fù)雜的片上集成磁元件需要采用多端口測(cè)量，上述問(wèn)題會(huì)更加嚴(yán)重。此外，如何通過(guò)測(cè)試的方法將電感的繞組損耗和磁心損耗準(zhǔn)確地分離開(kāi)來(lái)以及磁心損耗中渦流損耗、磁滯損耗以及剩余損耗的分解工作也還需進(jìn)一步的深入研究。

5 結(jié)論

面對(duì)電子產(chǎn)品體積小型化和功能多樣化對(duì)其內(nèi)部VRM提出的要求越來(lái)越嚴(yán)苛，PwrSoC作為一種非常有前景的解決方案得到了廣泛的關(guān)注，但其大規(guī)模商用化進(jìn)程還依賴于薄膜磁微電感技術(shù)的發(fā)展。磁性薄膜材料、加工工藝和電感結(jié)構(gòu)作為薄膜磁微電感設(shè)計(jì)與優(yōu)化的三個(gè)關(guān)鍵要素，三者聯(lián)系緊密、互相影響，根據(jù)實(shí)際工況和特定性能指標(biāo)合理選擇技術(shù)方案是設(shè)計(jì)和制作電感的關(guān)鍵。

憑借良好的產(chǎn)業(yè)推動(dòng)以及在半導(dǎo)體制造工藝和材料科學(xué)等方面深厚的技術(shù)積累，發(fā)達(dá)國(guó)家在該領(lǐng)域深耕多年并取得了一系列成果，國(guó)內(nèi)則由于起步較晚而與世界先進(jìn)水平還存在明顯的差距。但目前PwrSoC用高頻薄膜磁微電感技術(shù)與已基本成熟的半導(dǎo)體集成電路技術(shù)相比，還尚未完全成熟固化，在磁性材料、分析手段、優(yōu)化設(shè)計(jì)、制程工藝、參數(shù)測(cè)試以及應(yīng)用開(kāi)發(fā)和專利布局等方面都存在不少機(jī)遇，仍大有可為。

希望本文可以起到拋磚引玉的作用，增進(jìn)國(guó)內(nèi)廣大電力電子、電磁場(chǎng)、磁性材料及微電子等相關(guān)學(xué)科的學(xué)者和專家對(duì)該領(lǐng)域的了解并努力投入到這一富有意義和挑戰(zhàn)的工作中來(lái)，結(jié)合國(guó)內(nèi)創(chuàng)新型龍頭企業(yè)的應(yīng)用導(dǎo)向引領(lǐng)，實(shí)現(xiàn)我國(guó)在PwrSoC領(lǐng)域理論研究、技術(shù)開(kāi)發(fā)和產(chǎn)品應(yīng)用方面的超越。