1 引言

隨著電力系統(tǒng)自動控制水平的不斷提高，發(fā)電廠、變電站和電力調(diào)度等各種自動化設(shè)備的運行離不開時間的統(tǒng)一。

目前在實際應用中，電力設(shè)備的多樣性使得對時間同步的要求也各種各樣，應用較多的時間源為GPS、BD（北斗）和IRIG-B，由此提供高精度的時間基準，通過解碼轉(zhuǎn)換形成秒（分或時）脈沖信號、IRIG-B交直流碼、NTP、IEEE 1588（PTP）、RS232和RS485（RS422）串口報文等輸出方式，完成對全站受時裝置的對時。

本文結(jié)合變電站時間同步技術(shù)的現(xiàn)狀和發(fā)展，探討基于FPGA實現(xiàn)多時鐘源冗余輸入和多格式輸出的技術(shù)應用，以期滿足變電站對時間同步的需要。

2 問題的提出

2.1 基準時間的選擇

根據(jù)電力系統(tǒng)對時間同步技術(shù)要求，在考慮時間系統(tǒng)的安全性和可靠性，選擇GPS和BD作為空基衛(wèi)星授時無線時間基準信號輸入，同時選擇IRIG-B作為外部授時有線時間基準信號輸入。

另外系統(tǒng)配置外部高穩(wěn)定的恒溫晶振輸入，經(jīng)FPGA鎖相處理，提供高精度、穩(wěn)定的頻率信號，經(jīng)外部時基信號同步，形成內(nèi)部時鐘，實現(xiàn)時間的同步和統(tǒng)一。

2.2 同步時間輸出的選擇

電力系統(tǒng)自動化設(shè)備種類繁多，對時間同步的要求也各種各樣。FPGA的實時性和多輸入輸出端口，使得實現(xiàn)多種時間信號輸出成為可能。

目前時間同步信號主要包含為：脈沖校時（秒脈沖、分脈沖和時脈沖）、串口校時、交直流IRIG-B碼校時、NTP或PTP網(wǎng)絡(luò)校時，以及光纖接口校時等。

3 基于FPGA系統(tǒng)方案的實現(xiàn)

根據(jù)變電站對時間同步的要求，選擇FPGA為核心，實現(xiàn)多時鐘源輸入和多授時方式輸出接口的時鐘裝置，系統(tǒng)組成原理框圖如圖1所示。

圖1 時間同步系統(tǒng)組成

3.1 同步信號的處理

時鐘系統(tǒng)的時間同步信號主要來自外部時鐘源，對外部時鐘源發(fā)送的數(shù)據(jù)和脈沖信號進行處理，獲得時間信息和準時間沿信息，通過解調(diào)出的時間信息校正系統(tǒng)內(nèi)的時分秒和日期,并對解調(diào)出的準確時間沿脈沖(通常是秒脈沖信號)同步系統(tǒng)的脈沖輸出及各輸出信息的發(fā)送時刻。

空基時基信號的獲?。簩PS和BD的NMEA 0183^[1][2]輸出語句統(tǒng)一設(shè)置為4800波特率、異步傳輸方式，經(jīng)轉(zhuǎn)換為TTL電平輸入到FPGA。GPS的輸出語句選擇$GPZDA,<1>,<2>,<3>*hh<CR><LF>語句；BD的輸出語句選擇$CPZDA,<1>,<2>,<3>,<4>,<5>,<6>*hh<CR><LF>,通過對該語句按格式譯碼，以獲得時間和日期等。

異步傳輸是按字符傳輸?shù)?一個字符的信息由起始位、數(shù)據(jù)位、奇偶校驗位和停止位組成，1位起始位、8位數(shù)據(jù)位、2位停止位和無校驗位異步數(shù)據(jù)幀格式見圖2所示。

通過檢測輸入數(shù)據(jù)的下降沿獲得起始位，按波特率生成接收時鐘，采集串行輸入數(shù)據(jù)并移位操作。

判斷標志信息，提取數(shù)據(jù)位數(shù)據(jù)，進行串轉(zhuǎn)并處理，獲得時間信息和有效/無效狀態(tài)信息，并將兩者的信息轉(zhuǎn)換成相對應的年月日時分秒的時間信息以便比對。

圖2 異步通信的幀格式

有線時基信號的獲取：IRIG-B碼是一種常用的授時方式，含有時間信息和準確的脈沖沿信息。輸出是一種串行時間碼，幀長1S，共計100個碼元，碼元寬度為10ms，采用脈寬編碼形式，2ms脈寬表示“0”、5ms脈寬表示“1”、8ms脈寬表示“P”，格式見圖3所示。

圖3 一幀B碼示意波形圖

采用10KHz時鐘信號對B碼的輸入信號進行計數(shù)處理，設(shè)定誤差范圍（如±5個單位相當于0.5ms誤差），識別“0”、“1”、“P”碼，獲得時分秒、天數(shù)和年數(shù)據(jù)，并轉(zhuǎn)換成相對應的年月日時分秒的時間信息以便比對。

IRIG-B脈沖信號的獲?。哼B續(xù)出現(xiàn)2個P標志位是IRIG-B碼準確的幀頭，其中第2個標志位的前沿與秒脈沖信號同步。在P_R碼頭前1ms輸出秒控制信號B與IRIG-B碼的信號A進行與運算，輸出的C信號即為解調(diào)出來的同步秒脈沖信號，確保了秒脈沖前沿的精度，見圖4所示。

圖4 IRIG-B解調(diào)秒脈沖的形成

基準信號的比對：分別對時間信息和秒脈沖信息進行比對。在時間數(shù)據(jù)比較相同時認為時間信息一致，而脈沖前沿在允許的誤差范圍內(nèi)（如±0.5μS）認為一致。

基準信息的選擇：系統(tǒng)通過參數(shù)設(shè)置健設(shè)置基準時間輸入的優(yōu)先級，通常按BD-GPS-IRIG-B設(shè)置優(yōu)先級，也可以按GPS-BD-IRIG-B設(shè)置優(yōu)先級等。當三個或兩個時基源比對結(jié)果完全一致時，選擇結(jié)果一致的時基源優(yōu)先級最高的冗余時間信號和脈沖信號輸出，當比對結(jié)果不一致時不進行時間同步。

選擇冗余輸出的時間信息同步內(nèi)部時間（需要進行加1秒處理），脈沖信號同步分頻電路和全局時間。

3.2 輸出信號的處理

經(jīng)同步馴服的頻率信號在FPGA內(nèi)部分頻計數(shù)，輸出標準的1PPS、1PPM和1PPH信號。

將參考碼元、識別標志、秒、分、時、天、年和當天的總秒數(shù)，按圖3所示的時序格式編碼，進行并轉(zhuǎn)串處理，數(shù)據(jù)輸出選擇響應的計數(shù)脈寬輸出，參考碼元和識別標志選擇8ms的脈寬輸出，數(shù)據(jù)“0”和“1”分別選擇2ms和5ms的脈寬輸出，由此獲得IRIG-B直流碼信號。

IRIG-B直流碼信號經(jīng)正弦調(diào)制，經(jīng)DA轉(zhuǎn)換、驅(qū)動和變壓器隔離輸出交流B碼。

根據(jù)UART協(xié)議，將發(fā)送數(shù)據(jù)鎖存為并行數(shù)據(jù)，由數(shù)據(jù)傳輸波特率產(chǎn)生的發(fā)送時鐘發(fā)送移位輸出，即完成數(shù)據(jù)的異步發(fā)送。

3.3 輸出信號的接口電路

根據(jù)電力系統(tǒng)對時間同步信號及數(shù)量的不同需求^[5]，通過參數(shù)設(shè)置選擇脈沖信號（1PPH、1PPM和1PPS）、B碼、串行信號進行二次分配，通過本系統(tǒng)設(shè)計的4路TTL、4路RS232、4路RS485（或RS422）、4路高速光電隔離器6N137或4路850nm的光纖發(fā)送器HFBR1412輸出。

網(wǎng)絡(luò)時間同步是數(shù)字變電站和數(shù)字化設(shè)備普遍采用的一種重要的同步方式，目前分為NTP和PTP兩種授時。NTP精度在局域網(wǎng)內(nèi)可達毫秒級,用以太網(wǎng)控制芯片RTL8019AS實現(xiàn)，而PTP的精度可達納秒級，主要用以太網(wǎng)控制芯片DP83640T實現(xiàn)，通過串行時間信息和同步的脈沖信號輸入獲得專用NTP或PTP模塊的同步時間，經(jīng)處理按相應的網(wǎng)絡(luò)協(xié)議組成網(wǎng)絡(luò)對時輸出，同時可以服務(wù)于多臺對時設(shè)備的時間請求。

結(jié)語

系統(tǒng)以BD、GPS為主和IRIG-B為輔接入時基信號源，提高了系統(tǒng)的授時精度和可靠性，同時對高穩(wěn)晶振進行同步鎖相處理，增強了時間間隙的準確性和系統(tǒng)的守時精度；針對多個設(shè)備時間同步方式的不同需求，可以經(jīng)FPGA將各種授時信號進行靈活的分配獲得。經(jīng)過系統(tǒng)測試實現(xiàn)了預期的設(shè)計要求。

（編自《電氣技術(shù)》，原文標題為“基于FPGA時間同步技術(shù)的實現(xiàn)”，作者為周國平。）